株式会社ジーダット

イベント情報
×Close
2014/09/02
イベント
【無料セミナー】「アナログ系、パワー系チップの高品質設計に向けて!」
お客様各位
2014年9月2日
株式会社ジーダット
ジーダットが開催する無料セミナーのご案内

「アナログ系、パワー系チップの高品質設計に向けて!」

~Silicon Frontline社の各種解析ツール、適用事例のご紹介~


この度ジーダットは、アナログ系、パワー系チップ設計分野における草分け的ベンダーであるSilicon Frontline社のツールについて、『基本機能から適用事例』までご紹介する無料セミナーを開催いたします。
いずれのツールも、PDKに含まれるテクノロジ情報とレイアウトデータのみで、簡単かつ効果的な解析が可能であり、品質・効率を大きく改善することができます。

> お申し込みは、こちら(PDF)の用紙をE-mailもしくはFAXでお送りください

日時・場所

大阪会場

2014年10月8日(水) 13:30~16:50 (受付開始:13:00~)
(株)アルゴグラフィックス 大会議室
大阪府大阪市淀川区宮原4–5–36 セントラル新大阪ビル12階

東京会場

2014年10月10日(金) 13:30~16:50 (受付開始:13:00~)
(株)ジーダット 大会議室
東京都中央区東日本橋3丁目4番14号 OZAWAビル 6階



タイムテーブル

プログラム時間
受付開始13:00~
ご挨拶・JEDAT製品トピックス13:30~13:50
アナログ系チップにおけるESD対策(ESRA)・高精度抽出(F3D/P2P)
  Ⅰ 基本機能と実ユーザーの適用事例のご紹介 13:50~14:30
  Ⅱ デモ、追加機能説明、Q&A14:30~15:10
休憩15:10~15:30
パワー系チップにおける特性解析(R3D/R3Dgate/Ethan)
  Ⅰ 基本機能と実ユーザーの適用事例のご紹介 15:30~16:10
  Ⅱ デモ、追加機能説明、Q&A16:10~16:50
終了16:50

プレゼンター

Silicon Frontline社CTO   Maxim Ershov
(適宜、通訳を行います)

> お申し込みは、こちら(PDF)の用紙をE-mailもしくはFAXでお送りください

こんな方におススメ

近年、アナログ・パワー系半導体の適用拡大に伴い、その重要性はますます増大しています。しかし、この分野に対する設計ツールは少なく、品質・効率改善は十分とはいえない状況です。
このため、以下の場合では、設計段階の解析が不十分で、試作段階で不良の検出と対策を行っているケースが多いのではないでしょうか?
  • 複雑な電源系を持つアナログチップのESD検証
  • イメージセンサー等大規模・高精度チップのIR Dropや高精度RC抽出
  • パワーデバイスのオン抵抗解析
  • 大電流素子に対する熱解析と電気特性変動を考慮した最適化
あるいは、既存のツールを駆使して各種解析を行われている場合も、以下などの問題はございませんでしょうか?
  • 準備や設定に時間がかかり、テープアウトまでに十分な結果が得られない
  • 使い方が難しく、特定分野の適用にとどまる、第三者チェックができない

お申込みのご案内

こちら(PDF)のお申し込み用紙をEmailもしくはFAXでお送りください。
  • セミナーご聴講は無料です。
  • セミナーご聴講は事前登録制です。定員になり次第締め切りとなります。
  • 定員を超え、ご参加頂けない場合は当社よりご連絡させていただきます。
  • 競合他社およびその代理店の方、他業界の方、個人でのご参加の方のお申し込みはお断りさせていただく場合がございますので、予めご了承願います。


対象ツール

(1)ESD検証・解析ツール(ESRA)

高精度抵抗抽出に基づき静的ESD解析を行うもので、保護素子の動作を考慮してリークパスを抽出、抵抗/電圧/電流密度分布を表示することに加え、被保護MOSのVgs耐圧チェックが可能です。一般的な電源やESD保護回路網に対し、高抵抗の放電経路や高電流密度配線などの問題を容易に検出するとともに、ビジュアルに電流/電圧分布をチェックすることによりESD耐性を改善できた事例をご紹介いたします。

(2)IR Drop・抵抗解析ツール(P2P)

高精度抵抗抽出に基づきIR Drop・EM検証・指定区間の抵抗抽出を行います。また、指定したポイントからネット上全ての位置に対する抵抗マップを作成することができます。この抵抗マップを使用し、電源ネットのパッドから全てのポイントまでの抵抗を容易に確認することで、高抵抗配線やビア抜けなどの問題箇所の抽出や設計スペックとの比較検証を行った事例をご紹介いたします。

(3)高精度RC抽出ツール(F3D)

ネットごとに精度を設定した抽出が可能なRC抽出ツールです。シールド配線越しのカップリング容量など誤差1%以下の抽出精度が必要なケースも、必要なネットのみ高精度に抽出することで、高速な処理を実現します。イメージセンサーチップにおけるセンスノードの容量抽出など、高精度アナログ回路に対するいくつかの適用事例をご紹介いたします。

(4)パワーデバイス特性解析ツール(R3D/R3Dgate)

R3Dは、パワーデバイスのオン抵抗や電流/電圧分布の解析、R3Dgateはゲート遅延をダイナミックに解析するツールです。R3Dを用いた配線の電流密度解析により、レイアウトを改善することで、パワーデバイスのロバスト性を向上させた例をご紹介します。また、R3Dgateによるゲート遅延の改善と合わせ、貫通電流等の過渡的不良要因の対策についてご紹介いたします。

(5)熱/電気特性解析ツール(Ethan)

パワーデバイスによる発熱と、熱による電気的特性変動を同時に考慮した解析を行います。設計事例として、センストランジスタを備えたパワーデバイスにおいて、動作条件の違いによるセンス/パワートランジスタの電流比解析やセンストランジスタの最適化の手法についてご紹介いたします。
(製品カタログはこちら(PDF)
> お申し込みは、こちら(PDF)の用紙をE-mailもしくはFAXでお送りください

お問い合わせ

SFTセミナー事務局
東京都中央区東日本橋3丁目4番14号 OZAWAビル
phone: 03-5847-0313  fax: 03-5847-0315
email: こちらをクリック


皆様のご参加をお待ち申し上げております。
以上