【WHITE PAPER】
「アナログレイアウトのペアデバイスのレイアウト効率化を実現するSX-Meister (DeviceGenerator)の紹介」
を掲載いたしました
近年のLSI製造プロセスの微細化は、LSIの集積度・性能向上に大きく貢献する反面、特性ばらつきの影響が顕著となってきています。
特に、アナログ回路においては、差動回路やカレントミラー回路等、デバイス特性の相対精度を用いた設計が行われており、デバイス特性のばらつきが回路動作に与える影響を無視することはできません。そのため、デバイス特性の相対精度が重要なデバイス群(ペアデバイス)のレイアウトにはレイアウト依存のばらつきへの配慮が求められます。
本稿は、レイアウト依存ばらつきを考慮したペアデバイスのレイアウト効率化を実現する DeviceGeneratorを 紹介します。
