JEDAT、アナログ回路合成ツールに回路特性の等価性確保技術を追加、
さらなる性能、実用性を向上

お客様各位

2015年3月31日
株式会社ジーダット

JEDAT、アナログ回路合成ツールに回路特性の等価性確保技術を追加、
さらなる性能、実用性を向上

株式会社ジーダット（本社：東京都中央区、社長：河内一往、以下「ジーダット」)は、再利用設計向けツールとして昨年発表したアナログ回路合成ツールに、独自開発した回路特性の等価性確保技術を導入し、さらなる性能および実用性を向上させました。２０１５年４月より、回路図の自動ポーティングから回路特性の等価性を確保する回路パラメータの最適化までをサポートした製品『RVT-CircuitSynthesis』として、販売開始いたします。

記

１．適用分野

アナログIC、各種LSIに含まれるアナログ回路ブロック(IP)のプロセス変更、ファウンドリ変更に伴う、アナログ回路の再利用設計を強力にサポートします。

２．等価性確保技術の概要

回路特性の等価性確保技術とは、オリジナル回路の各デバイスと対応するターゲットとなるプロセスの各デバイスのデバイス特性を等価にする技術です。具体的にはプロセスの違いを考慮した各デバイスの相互コンダクタンスとドレインコンダクタンスが等価になるデバイスパラメータ（W：チャネル幅/L：チャネル長）を抽出します。この回路パラメータを基準に回路仕様をターゲットとしたコーナー条件を満足する最適化を行い、オリジナル回路の動作マージン、感度、ドライバビリティ等の回路特性を確保します。

これに対して従来の回路仕様をターゲットとした最適化ツールでは、再利用する回路でのデバイス特性の抽出、ターゲットプロセスのデバイス特性（オーバードライブ電圧、ドレイン電流値等）の合せ込みをシミュレータや机上計算で必要があります。また、これらの計算結果をすべてのデバイスに対して制約として設定した上で最適化ツールを使用することになります。

今回販売を開始する『RVT-CircuitSynthesis』では、各デバイスの相互コンダクタンスとドレインコンダクタンスが等価になるデバイスパラメータ（W：チャネル幅/L：チャネル長）を抽出までをローカル最適化、回路仕様をターゲットとしたコーナー条件を満足する最適化をグローバル最適化として、回路特性の等価性を確保する最適化機能をご提供致します。

３．導入効果

プロセス変更、ファウンドリ変更などのマイグレーションにおいて、回路設計、回路図のポーティングからコーナー条件を含めた回路設計までの期間を1/10に短縮します。

• 回路図ポーティング自動化
• 従来の回路最適化ツールが実運用されていない要因を解決
  • シミュレーション波形全体を考慮するための回路仕様作成の工数削減
  • 制約、その他の設定項目の設定工数削減
  • オリジナル回路のデバイス特性との等価性を検証するための工数削減
  • 最適化の収束時間を数十時間から数時間に短縮

■ 株式会社ジーダット（Jedat Inc.）概要

　所在地：東京都中央区東日本橋 3-4-14 OZAWAビル
　設　立：2004年2月2日
　資本金：760,007,110円
　代表者：代表取締役社長　河内一往
　ＵＲＬ：https://www.jedat.co.jp
　事業内容：半導体やFPD向けのCADソフトウェア（EDA）の研究、開発、販売およびコンサルテーション

■ 本件に関するお問い合わせ先

【報道機関】
　　株式会社ジーダット 経営企画部 太田裕彦　TEL：03-5847-0312
【お客様】
　　株式会社ジーダット EDA開発部 三浦一広　TEL：03-5847-0317

以上