東京工業大学とアナログLSIの自動配線の共同研究成果を論文発表

お客様各位

2022年5月27日
株式会社ジーダット

東京工業大学とアナログLSIの自動配線の共同研究成果を論文発表

いつも格別のお引き立てを賜り、厚く御礼申し上げます。

株式会社ジーダット（本社：東京都中央区、社長松尾 和利）は、東京工業大学　工学院　高橋　篤司教授と、アナログレイアウトの自動化に関する研究を行っています。
その研究成果の一部が「アナログ集積回路面積削減のためのボトルネックチャネル配線の提案」として電子情報通信学会に掲載されました。

アナログ・ミックスドシグナルやASSP（特定用途向け標準製品）では、配線リソースを有効活用し、LSIの面積を最小化することが求められます。

本研究では、面積削減のボトルネックとなる配線領域で配線を上下層で並走させる「ボトルネック配線方式」を提案します。　これにより、配線層の利用効率が向上し，従来の自動配線技術では困難であった面積削減を実現することができます。

本成果により、ジーダットが目指している、アナログチップ及びブロック内の配線を、人手に近い品質で実現することを可能とする自動化アルゴリズム及び手法を実現します。その成果を半導体設計環境SX-Meisterへ組み込み、自動配線機能の大幅な性能・品質向上を目指します。

タイトル
　アナログ集積回路面積削減のためのボトルネックチャネル配線の提案
著者
　谷口 和弥　田湯 智　高橋 篤司　　　東京工業大学 工学院 情報通信系
　轟 祐吉　南 誠　　　　　　　　　　株式会社ジーダット

学会
　一般社団法人 電子情報通信学会　信学技報　2022年

以上

---

本件に関するお問い合わせ先
　○株式会社ジーダット
　　　営業企画部　小野 信任
　　　TEL ： 03-6262-8401