Jedat Inc.　Booth:#742

■ SX-Meister/CTGEN (Circuit Topology GENerator)
　 業界初の実用的な回路トポロジー生成ツール

■ SX-Meister/ACC (Analog Chip Compiler)
　 大規模カスタムSoCでのトップレベルの配置配線やアナログチップでの自動フロアプラン、ブロック内配置、デバイス生成ツール

　 Engineering Track poster sessionにて以下の内容をご紹介いたします。
“AI&Cell based Analog Circuit Topology Generator(CTGEN)”

Alpha Design AI, Inc.　Booth:#1341

最新の半導体設計では、数兆個ものトランジスタを搭載し、検証対象となる設計環境は、数百万行から、近い将来には数十億行規模のコードを生成するまでに拡大してきています。もはや手作業中心の設計フローや、分断されたEDAツール群では、この急速な進化に対応することはできません。
DAC 2026では、ぜひAlpha Design AI社ChipAgentsのブース（#1341）へお越しください。マルチエージェントAIプラットフォームが、RTL生成、フォーマル検証、デバッグ、そしてテープ アウトに至るまで、実際の半導体設計ワークフローをエンドツーエンドで実行する様子をご覧いただけます。

■ ブースプレゼンテーション
・ChipAgentsの顧客やパートナーから成功事例の紹介、あるいはチップ設計におけるエージェント型AIのビジョンについて、プレゼンテーションを行います。現時点でAWSとSTマイクロエレクトロニクスからの講演を予定しています。

■ ブースデモ
・マルチAIエージェントプラットフォームChipAgentsがRTL設計、検証、デバッグなどに取り組むライブデモをご覧ください。

Lorentz Solution, Inc.　Booth:# 737

電磁気設計プラットフォームPeakview™ による高速・自動化IC設計ソリューションを発表します。独自の高速・高精度ソリューションを提供するフルウェーブEMソルバーにより、高周波半導体製品の設計を効率化するソフトウェアスイートである Peakview™ は、最先端プロセスノードに対応して、受動素子の標準的なライブラリからカスタム素子の作成に至るまで、柔軟な設計環境を提供する下記の製品を有しています。

■ LEM™ (レイアウトEM) : IC設計環境内で3DフルウェーブEMシミュレーションとモデリングを実行します。

■ HFD™ (高周波デザイナー) : mmWave-THz 周波数に対応するEM設計、カップリング、インターコネクト解析を可能にします。作成するモデルは sパラメータに限らず、PBM™ (物理ベースモデル) または過渡回路シミュレーションをサポートするコンパクトなRLCKモデルまでカバーしており、IC設計における実シリコンデータと整合する高品質な設計環境構築を実現します。

Primarius Technologies Co., Ltd. 　Booth:# 1355

アナログ・Mixed Signal・RF設計の革新のため、信頼いただけるパートナーとして先進のEDAソリューションを提供します。SPICEモデリング・高性能回路シミュレーション・雑音測定ならびにPDK開発ソリューションによって、プロセステクノロジの最適化に基づく大規模回路製品の開発を高精度で実現するお役に立ってまいります。

■ NanoSpice^TM 高性能シミュレーション・検証プラットフォーム
SPICE/FastSPICEシミュレーションエンジンにより、IC設計と性能の追求をサポートします。

■ NanoCell^TM ソリューション
スタンダードセルライブラリのキャラクタライゼーションソリューションです。タイミング・パワー・雑音・さらに統計ばらつきを、先端ノードの超低電圧テクノロジにおける膨大な数のコーナー条件をカバーすることができます。

■ デバイスモデリングソリューション
ベースバンドからRFに至るまで、SPICEシミュレーションのためのモデル抽出から検証までカバーします。プレーナ・FinFET・GAAといった最先端を含むデバイスの高品質モデルを効率良く作成することを可能にします。

Scientific Analog, Inc.　Booth:#1533

アナログ・Mixed Signal 回路をSystemVerilog 上でモデル化・シミュレーション・検証するEDA ソフトウェアを提供します。

■XMODEL
– System Verilogへのプラグインソフトウェアとして、アナログ・Mixed Signal 回路の高速・高精度シミュレーションをSPICE を使用せずに可能にします。System Verilog のイベントドリブン環境においてアナログ回路を取り扱う機能レベル/回路レベルモデルによって、UVMテストベンチを用いたMixed Signalチップの検証やさらには シリコンフォトニクスシステムをモデル化することも可能にしています。

■GLISTER
– SystemVerilog モデルを回路図レベルで作成することを可能にする、GUIプラグイン環境を提供します。GLISTER を用いることで、コードを書くことなく回路図上で簡単にアナログ回路の SystemVerilog モデルを構成し、システムのトップダウン設計を可能にするXMODEL シミュレーションが実行できます。

■MODELZEN
– XMODEL プリミティブを用いて、回路ネットリストから SystemVerilog モデルに変換するボトムアップフローを提供する、アナログ回路用自動モデル生成ツールです。

■EQCHECK
– 最新ソリューションとして、SystemVerilog モデルのSPICE レベル回路に対する等価性を確認する環境を提供します。SPICEシミュレーション波形に基づいてテストベンチを生成し、SystemVerilogモデルがシステム検証に用いられる精度で作成されていることを確認します。

Silicon Creations, LLC　Booth:#942

Silicon Creations は、米国とポーランドにオフィスを構え、世界中に販売代理店を持つ、大手シリコンIP開発会社です。同社は、スマートフォン、ウェアラブル、消費者向けデバイス、プロセッサ、ネットワークデバイス、自動車、IoT、医療機器など、さまざまなアプリケーション向けに、高精度・汎用PLL、発振器、低電力・高性能SerDes、高速差動I/Oなど、世界最高水準のシリコンIPを提供しています。Silicon CreationsのIPは、業界最先端のプロセス技術で実証済みであり、豊富な量産実績があります。

XYALIS　Booth:#1527

XYALIS は、MDP（Mask Data Preparation）の生産性と信頼性を向上させる最先端のソフトウェア ソリューションを提供しています。3D-IC、スティッチング、MPW、PCM、マルチパターニング、CMPといった高度な製造、パッケージング、検査技術は、既存のMDPフローにより高度な自動化が求められています。マルチプロジェクトウェーハ (MPW) 配置、フレーム生成、マスクセット設計、フィールドスティッチング、マスク注文書生成、チップおよびレチクルレベルのダミーフィル、レイアウト操作ツールなどのツールを備えたXYALISは、最も複雑な設計のMDPを自動化し、エンジニアリング時間を最大40～70%短縮するとともに、品質を向上させ、シリコン使用量を10～15%削減します。新しいMPW設計フローは、高度な3Dパッケージングウェーハ薄化プロセスにおけるダイ破損を最小限に抑えます。 SEMI標準のサポート、強力なスクリプト機能、および SQLデータベースへのリンクにより、既存の設計や製造フローに容易に統合できます。
SEMI標準のサポート、強力なスクリプト機能、および SQLデータベースへのリンクにより、既存の設計や製造フローに容易に統合できます。

Baum Design Systems Co., Inc.　Booth:#1711

Baumの革新的なテクノロジーにより、設計サイクルの初期段階で低電力RTL開発が可能になります。 モバイル、AI/機械学習、自動車、IoT、ネットワーキング、サーバー市場において、半導体設計のエネルギー効率を最適化するためのソフトウェアとソリューションを提供しています。Baumの画期的な技術である正確なパワー解析技術とパワーモデルによって、他の製品に比較して100倍高速な検証が可能です。

■ PowerBaum
高速かつ正確でポータブルなパワーモデルを自動作成
正確で高性能なパワーモデルにより、さまざまなシミュレーション環境で大規模なデータを高い精度で解析できます。RTLシミュレーションまたはエミュレーションに統合され、桁違いのパフォーマンス向上を実現します。

■ PowerWurzel
RTL FSDB、GL FSDB、SAIFを使用した正確なゲートレベルパワー解析
RTL FSDB ベースのゲートレベルパワー解析によりシミュレーション時間を節約します。RTLとゲートレベルFSDBの両方を理解するBaumのゲートレベルシミュレーションエンジンです。PowerBaumと組み合わせると、非常に高速で正確なパワーモデルを生成出来ます。

■ PowerSpion
RTLデザインからクロックゲーティング構造を自動抽出し、クロックゲーティングの有効性をレポート RTL設計とRTL FSDBを使用して、計算コストのかかるパワー解析を実行せずにパワー効率を計算します。また、RTL内の冗長または誤用されたICG(Integrated Clock-Gating)をチェックするリンティング機能も提供します。

Lorentz Solution, Inc.　Booth:# 1321

Lorentz Solution, Inc. は、電磁気設計プラットフォーム”Peakview™を発表します。最先端のソフトウェアスイートは、その中核となる3DフルウェーブEMソルバーとともに、プロトタイピングからサインオフまで、高周波半導体設計のプロセスに革命をもたらしました。

PeakView EM設計プラットフォームは、今日の高周波半導体設計の課題と複雑さを大幅に簡素化する包括的なトータルソリューションを提供します。PeakView™はプロセスに依存せず、あらゆるプロセス テクノロジーにおける合成とカスタマイズのためのパッシブデバイスのフルセットを提供します。同社の強力なLEM™ (レイアウトEM) は、IC設計環境内で3DフルウェーブEMシミュレーションとモデリングを実行します。 当社独自のEM Prototyping™とHFD™ (高周波デザイナー) は、mmWave-THz 周波数に対応するEM設計、カップリング、インターコネクト解析を可能にします。また、対応するPBM™ (物理ベースモデル) または過渡回路シミュレーションをサポートするコンパクトなRLCKモデルを使用して、Sパラメータモデルの受動性も保証します。PeakView™ から生成された高品質のEMデータは、シリコン測定と密接な相関関係があることが実証されています。

Primarius Technologies Co., Ltd. 　Booth:# 1631

統合DTCO/カスタムデザインソリューションを、デバイスモデリング、PDK、スタンダードセルライブラリツールとともにご紹介します。

■ SDEP
業界トップクラスのIDMならびにファウンドリ企業にご採用いただいているモデリング環境です。拡張性に優れたAPIと自動モデリング機能によって、モデル開発のTATを劇的に短縮・改善することが可能です。

■ PCell Lab/PQLab
PCell/PDKを生成・検証するソリューションです。PCellLabはユーザフレンドリな環境でPCellライブラリを自動生成するツール、PQLabはPDK品質を検証するツールです。

■ NanoCell/LibWiz
スタンダードセルライブラリのキャラクタライゼーション・検証ソリューションです。NanoCellで高精度モデリングを行い、LibWizによってライブラリ検証を行うことができます。

■ 9812AC
1/f雑音、Random Telegraph Noiseを大信号印加環境で測定する業界初の製品です。

■ FS-Pro
　DC/AC、信頼性、統計的な測定に対応した、All-in-Oneの半導体パラメトリックアナライザです。

■ その他、SoC設計ソリューション
NavisPro: RTLによる階層設計ソリューション
TRASTA: トランジスタレベルでのクリティカルパス解析ツール
PathInspector: トランジスタレベルでのクリティカルパス抽出ツール
PadInspector: チップ－パッケージ間のインタフェース検証ツール

Scientific Analog, Inc.　Booth:#2417

■ XMODEL
– Analog/Mixed Signal System を、機能モデルまたは回路レベルモデルを用いて、SystemVerilog シミュレータ上で高速・高精度シミュレーションすることを可能にします。XMODEL は、SPICE を起動することなく SystemVerilog 上でアナログ回路をシミュレーションすることができるため、SPICE・Verilog-AMS・Real-Number Verilog など、既存のツールでは困難なディジタル・アナログ混載の大規模 Mixed Signal システムの検証を容易にします。

■ GLISTER
– Cadence(R) Virtuoso(R) 環境に組み込む，XMODEL と MODELZEN 向けの GUI です。GLISTER を用いることで、コードを書くことなく回路図上で簡単にアナログ回路の SystemVerilog モデルを構成し、XMODEL シミュレーションが実行できます。

■ MODELZEN
– XMODEL プリミティブを用いて、回路ネットリストから SystemVerilog モデルに変換する、アナログ回路用自動モデル生成ツールです。

Semitronix Corporation　Booth:#1636

Semitronixは、半導体業界向けに特性評価および歩留まり向上ソリューションを提供するリーディングサプライヤーです。複数のプロセスノードを網羅する数多くの成功事例を有しています。ファンドリ向けには、技術ライフサイクル全体（技術定義から量産まで）にわたる特性評価のニーズに対応しています。同社のPCellベースのメソドロジ、アドレス指定可能なIPおよび設計ソフトウェア、製品ベースの設計自動化ソリューション、高速パラメトリックテスターは、お客様が効率的なTD（Temporal Difference）学習を推進し、製品歩留まりを向上させるのに役立ちます。デザインハウス向けには、製造性、性能、歩留まり、市場投入までの期間短縮に向けた製品設計の改善を支援するテストチップソリューションを提供しています。

Silicon Creations, LLC　Booth:#2425

　Silicon Creations は、米国とポーランドにオフィスを構え、世界中に販売代理店を持つ、大手シリコンIP開発会社です。同社は、スマートフォン、ウェアラブル、消費者向けデバイス、プロセッサ、ネットワークデバイス、自動車、IoT、医療機器など、さまざまなアプリケーション向けに、高精度・汎用PLL、発振器、低電力・高性能SerDes、高速差動I/Oなど、世界最高水準のシリコンIPを提供しています。Silicon CreationsのIPは、業界最先端のプロセス技術で実証済みであり、豊富な量産実績があります。

Truechip Solutions Pvt. Ltd.　Booth:#1521

検証IPのスペシャリストであるTruechipは、検証IPとNOCシリコンIPの最新情報をご紹介します。100種類以上の業界標準プロトコルに対応した包括的な製品ポートフォリオをご覧ください。

同社が開発するVIPプロトコルは網羅的で、Bus、Interface、MIPI、Automotive、USB、Networking、Storage、AMBA、PCIe、Memory、Display、RISC V、防衛、Defense、Avionicsなどのプロトコルファミリで構成されており、PCIE Gen 6、UCIE、APHY、Ethernet 800G、USB 4、Display Port、CXL 3.0、TileLink、DDR5、LPDDR5、AXI 5、RI5CY、JESD204 C、AHB、CSI、DSI、CPHY、DPHY、Spacewire、ARINC などのプロトコルも含まれています。すべての検証IPには、包括的なテストスイート、モニター、スコアボードなどが含まれており、サポートとメンテナンスも含まれています。

ブースではデモセッションを開催し、検証IPの最新トレンドとテクノロジーを詳しくご紹介します。検証IPデモでは、USB 4、PCIe、CXL、Ethernet、AMBA、Memoryなどの製品が紹介し、AI および自動車アプリケーション向けに設計されたNOCシリコンIPも紹介します。

XYALIS　Booth:#2628

XYALIS は、MDP（Mask Data Preparation）の生産性と信頼性を向上させる最先端のソフトウェア ソリューションを提供しています。3D-IC、スティッチング、MPW、PCM、マルチパターニング、CMPといった高度な製造、パッケージング、検査技術は、既存のMDPフローにより高度な自動化が求められています。マルチプロジェクトウェーハ (MPW) 配置、フレーム生成、マスクセット設計、フィールドスティッチング、マスク注文書生成、チップおよびレチクルレベルのダミーフィル、レイアウト操作ツールなどのツールを備えたXYALISは、最も複雑な設計のMDPを自動化し、エンジニアリング時間を最大40～70%短縮するとともに、品質を向上させ、シリコン使用量を10～15%削減します。新しいMPW設計フローは、高度な3Dパッケージングウェーハ薄化プロセスにおけるダイ破損を最小限に抑えます。

SEMI標準のサポート、強力なスクリプト機能、および SQLデータベースへのリンクにより、既存の設計や製造フローに容易に統合できます。