デジタル設計検証

タイミング例外(SDC)生成・検証

Focus/Confirm/Refocus

複雑化するSDCのサインオフの実現

SDCのフォーマル検証

  • ssertion と組み合わせたSoC,IPのサインオフ
    1) Clock Verification
    2) Generated Clock Waveform Verification
    3) Datapath False Path Verification
    4) Multi-Cycle Path Verification

SDC生成

  • RTLからClock定義、例外制約の自動生成
  • SDCのモードマージによるP&R高速化

SDC管理

  • IPから、チップへの制約のマッピング
  • SDCの等価性検証

WEBベースのデバッグ環境

詳細情報はこちら