半導体設計 – 株式会社ジーダット https://www.jedat.co.jp Mon, 15 Dec 2025 04:28:48 +0000 ja hourly 1 https://www.jedat.co.jp/wp-content/uploads/2022/05/cropped-super-big-icon-32x32.jpg 半導体設計 – 株式会社ジーダット https://www.jedat.co.jp 32 32 製品 https://www.jedat.co.jp/products/ Sat, 15 Jan 2022 01:20:02 +0000 https://www-new.jedat.co.jp/?page_id=6589

半導体設計

ジーダットが提供する先進の半導体設計環境

ジーダットは、アナログ、パワーデバイス、メモリ、イメージセンサー、LCDドライバーなどカスタム設計にフォーカスし、この分野の自動化技術で世界の先頭を走っています。カスタム設計は、開発期間の短縮が求められる中で、性能・品質を犠牲にすることなく設計の自動化を図ることは極めて難しく、半導体の生産性向上に大きなネックとなっています。当社では従来から強みとしている自動設計技術に加え、回路の性能・品質を確実に保証するために、設計制約を反映させる「制約ドリブン設計手法」の開発に成功し、設計エキスパート向けの高度な設計支援はもちろん、設計レベルの全社的な向上に広く寄与しています。

半導体設計
フラットパネルディスプレイ設計
微細パターン設計
PCB・パッケージ設計
半導体製造プロセスの最適化
RC抽出・解析サービス
SX-Meister
パートナー企業EDAツール
MATLAB®関連製品

■設計期間を従来比 1/3～1/5 に

当社は、設計の初期段階における高精度の見積り機能や、素子の生成、配置配線、コンパクションなどの自動機能に設計制約ドリブン機構を組み込んだ新しい設計手法を提供しています。熟練設計者のノウハウを活かしつつ、設計期間の大幅な短縮と設計品質の向上を実現しました。従来の設計手法と比較して設計期間を1/3～1/5に短縮した実績があります。

■標準化

Si2やIPL (Interoperable PDK Libraries)をはじめ各種標準化団体のメンバーとして標準化に対応し、利便性を高めています。

■サポートプラットフォーム

  • Windows, RedHat Linux

■サクセス・ストーリー　　納入実績5,000ライセンスが証明する信頼性

当社では、国内外を含めたお客様に対して、累計5,000ライセンスを超える納入実績がございます。これは当社の提供するソリューションが皆様のご要望にマッチして広く認められている証だと自負しております。

■関連記事

]]> 自動配置配線 https://www.jedat.co.jp/products/semi_design/auto_pr/ Fri, 10 Dec 2021 12:47:26 +0000 https://www.jedat.co.jp/?page_id=4970 自動配置配線
Sx-Mesiter　ロゴ

制約ドリブン自動配置配線システム

SX-Meister ACC

アナログICの設計制約を遵守する自動設計環境
チップレベル、ブロックレベルの設計制約を考慮し、設計者の考え方に従った手順でレイアウト自動化を実現

■チップレベル設計の主な特長

  • 最適なプロアプランを早期に決定可能な自動配置機能
  • 配線制約に応じて配線領域や形状を自動決定する制約ドリブンルータ
  • 最寄りの配線引き込み位置にソフトブロックのポートを自動配置

■ブロックレベル設計の主な特長

  • 基本パターンを用いて、ペアの配置/配線を容易かつ高品質に生成
  • 電流パスやデバイス種別などを考慮した初期配置と、その初期配置に対して適切な配線領域を確保する配置最適化機能
  • 手修正を極力必要としない配線生成方式を採用した自動配線機能

詳細情報はこちら

■関連記事

]]> パートナー企業EDAツール https://www.jedat.co.jp/products/partner_eda/ Fri, 10 Dec 2021 09:44:13 +0000 https://www.jedat.co.jp/?page_id=4958 パートナー企業EDAツール

ジーダットは自社開発製品とともに国内外の有力なパートナー企業とアライアンスを組み、最先端の製品・技術を導入しています。変化の激しい最先端技術の世界でお客様の様々なご要望に応えるべくベストなソリューションの提案を行なっています。

Jedatと提携している企業のSOC設計・製造画像解析環境

BAUM ScientificAnalog PRIMARIUS BAUM SX-Meister PRIMARIUS SX-Meister PRIMARIUS SimYog HOTSCOPE XYALIS NTT DATA Mathematical Systems KW Tech PRIMARIUS SimplifyDA Intellectual Highway SiliconCreations TrueChip Lorentz ANCL

ライセンス管理

HPC環境統合運用ミドルウェアShareTask

RTL設計
　AIベースRTL設計・検証

Agentic AI RTL設計・検証環境

RTL設計
　トップダウン設計
　アナログVerilogモデリング

アナログ回路を高精度SystemVerilogモデル化・検証

RTL設計
　低消費電力化

RTL高精度・高速消費電力解析

SPICEモデリング

アナログ部、チップレベル検証
ノイズ測定

SPICEシミュレータ、モデリング、ノイズ測定システム

アナログ部実装・検証

総合回路・レイアウト設計システム

IP

最先端プロセスIP： PLL / SerDes / LVDS-IO

IP

最先端プロセスIP: ADC / DAC / Regulator

検証IP

ベリフィケーションIPツールセット （USB～AMBA 80以上）

IP

PTU ( Protocol Termination Unit )

EM解析

電磁界解析プラットフォーム　LSI・パッケージ・基板

Mask Data Preparation (MDP)

MDPツールセット

プロセス断面形状シミュレーション

断面形状シミュレータ

プロセスシミュレーション

プラズマエッチングシミュレータ

ボード実装

高配線率トポロジベース自動配線

EMC検証

EMCバーチャルラボラトリ （RE/CE/RI/CI)

マスク検証

DFM/マスク検証用　解析ブラウザー

画像・欠陥解析

AIベース画像解析・欠陥解析

 

■関連記事

]]> プロセスシミュレーション https://www.jedat.co.jp/products/semi_design/process_sim/ Fri, 05 Nov 2021 01:36:53 +0000 https://iakas.net/wp/?page_id=646 プロセスシミュレーション

Particle-in-Cell法によるドライエッチング プラズマシミュレータ

K-PIC

チャンバ内のプラズマ挙動を、荷電粒子の運動を直接計算して高精度に解析
プラズマ中のイオンと電子のエネルギー分布を解析
ウェハ上でのイオン入射角とエネルギー分布を解析
RLC 外部回路、任意波形マルチ周波数、エッジリング形状入力に対応
GPUで超並列高速計算

K-PIC image1
K-PIC image2

詳細情報はこちら

半導体ドライエッチング工程解析用３次元形状シミュレータ

K-SPEED

半導体およびディスプレイ工程におけるエッチングおよび蒸着工程の物理化学的現象を再現し、現場で使われる工程変数による半導体構造の３次元形状をシミュレーション
Void, Etch stop, Polymer passivation effect, Etch rateなどの現象を予測
GPU並列によりイオン・中性種の輸送計算を高速化

■アプリケーション

プラズマ表面化学反応グローバルシミュレータ

K-0DPLAZMA

半導体およびディスプレイ製造向けプラズマ発生装置の解析
最適の工程変数の算出および実験での測定が難しい物理量の予測
バルクプラズマと表面の相互作用を解析（シース解析）

]]> NanoSpice/NanoSpice Giga https://www.jedat.co.jp/products/semi_design/semi_circuit_design/_nanospice/ Thu, 04 Nov 2021 05:01:00 +0000 https://iakas.net/wp/?page_id=578

株式会社ジーダット

　　　　　　　　　　　全ての領域をカバー可能な大規模かつ高速な回路シミュレータ

NanoSpiceTM/NanoSpice GigaTM

■NanoSpiceTMの特長

  • 高精度：アナログ回路の精度を満たすPure SPICEエンジンを搭載
  • 5倍以上の大容量： >50M 素子のシミュレーションが可能
  • 高速並列SPICE：従来SPICEより高速化
  • 互換性：従来SPICEの入出力ファイル互換
  • 先端プロセス対応：14/7/5nm FinFET対応

■NanoSpice GigaTMの特長

  • Pure SPICEエンジンを搭載した NanoSpice GigaTMは、従来のFastSPICEでは対応できない、大容量で高精度のシミュレーションを可能にします

■NanoSpice ProTMの特長

  • FastSPICEアルゴリズムの革新により、回路のトポロジー認識と自動分割が可能に
  • NanoSpice GigaTM よりもさらに大容量で、10倍以上の高速化
  • ADS(Adaptive dual-solver)により、アナログ回路の精度とデジタル回路の高速動作を確保

■NanoSpiceTM/NanoSpice ProTM/NanoSpice GigaTMの適用分野

■実行速度　例

■サポートプラットフォーム

Red Hat Enterprise Linux / CentOS

カタログPDFのダウンロードはこちら

]]> 他社製品インターフェース https://www.jedat.co.jp/products/semi_design/interface_to_other_makers/ Thu, 28 Oct 2021 07:34:18 +0000 https://iakas.net/wp/?page_id=435 他社製品インターフェース
Sx-Mesiter　ロゴ

SX-Meister Siemens EDA DAIC I/F

SX-Meister Cadence Composer I/F

SX-Meister Synopsys CCLink

他社回路設計ツールとIsmo-Advancedとの接続を可能に

  • 回路図データの変換を⾏う事無く、Ismo-Advanced上で設計環境を構築でき、設計TATの短縮が可能
  • 他社回路設計ツール（Siemens EDA DAIC/Cadence Composer/Synopsys CustomCompiler 回路キャプチャ）で作成した回路図データのネットリストをIsmo-Advanced上に構築
  • 回路情報をガイダンスにしてIsmo-Advancedとクロスプローブ
Sx-Mesiter　ロゴ

SX-Meister Siemens EDA Calibre I/F

Ismo-AdvancedからCalibre実行、RVEによるデバッグ

  • SX-Meisterのカスタム自動設計フローの中にCalibreによる検証工程をシームレスに組み込むことで、検証時間の短縮が可能
  • 設計中に直接Calibreを起動してレイアウト検証
  • 検証結果の表示やデバッグも直接行うことが可能

■関連記事

]]> DFM・マスク検証 https://www.jedat.co.jp/products/semi_design/dfm_mask/ Thu, 28 Oct 2021 07:29:48 +0000 https://iakas.net/wp/?page_id=433 DFM・マスク検証

大規模データ対応解析ブラウザ

HOTSCOPE

100GBのCADデータ、TBオーダのマスクデータに対応した高速オープン＆高速表示
各種解析機能による総合的なLSI/FPD等の検査・解析環境を実現
高機能API、高級スクリプト言語AXELによる高い拡張性

  • 超大規模データの高速処理
  • 設計データ・フォトマスクデータ・画像ファイルの重ね合わせ表示
  • 誰でも簡単に使える直感的な操作性
  • 充実した測長機能を中心とした各種解析機能
  • 高度な等電位追跡と回路図生成
  • 共通の簡易ルールによる連動表示に対応した断面・3D表示
  • 各種装置と連携し装置稼働率向上により検査・解析環境を最適化
  • 各種装置の制御プラットフォームに採用

■HOTSCOPE上に製造・検査・解析装置のI/F機能等を追加したカスタマイズツール・製品の事例

  • ジーダット開発部門により特定装置とのI/F機能を追加したカスタマイズツール運用 （OEM製品も有り）

詳細情報はこちら

■関連記事

]]> 電源解析 https://www.jedat.co.jp/products/semi_design/power_analytic/ Thu, 28 Oct 2021 07:28:32 +0000 https://iakas.net/wp/?page_id=431 電源解析
Sx-Mesiter　ロゴ

フロアプラン段階の主要配線・電源配線容量抽出

SX-Meister SuperCap RX

PowerVoltでパワーデバイスの高速/高精度電源解析を実現
LVSの実行や他のRC抽出ツール等は必要とせず、レイアウトからデバイスやネットを抽出して実行可能

■フロアプラン段階における主要配線、電源配線容量抽出

  • フロアプラン段階の設計途中であるレイアウトに対して主要配線や電源配線に対して高速に省メモリで高精度な容量を抽出
  • レイアウトデータと配線断面パラメータから抽出モデル生成
    ・ 多層配線対応
    ・ トレースによるネット認識
    ・ 抽出した結果をネットリストとして出力
    ・ 3Dビューワによるプロセス構造の容易な確認
SuperCap RXイメージ

詳細情報はこちら

Sx-Mesiter　ロゴ

パワーデバイスの高速/高精度電源解析

SX-Meister PowerVolt

PowerVoltでパワーデバイスの高速/高精度電源解析を実現
LVSの実行や他のRC抽出ツール等は必要とせず、レイアウトからデバイスやネットを抽出して実行可能

■DC/DC Sweep解析

  • 電気的特性計算 – オン抵抗、VOH, VOL (出⼒電圧)、IOH, IOL (出力電流)
  • 電流パスのボトルネック検出
  • 高速/高精度の抵抗、電圧、電流密度、電力密度計算とカラーマップによる分布表示
  • デバイス/ネット抽出、寄生抵抗抽出、シミュレーション、グラフィックス表示の全ての機能をオールインワン
  • 柔軟なシミュレーションモデル (計算式、SPICEモデル/サブサーキット (内蔵シミュレータ使用)、I-Vテーブル）
  • 高精度な電流密度計算によるエレクトロマイグレーションの検証

■抵抗分布解析

  • パワーデバイスに限らずアナログやデジタルのP/G ネットや信号線の抵抗分布計算
  • 柔軟な使い勝手- 複数の始点指定、抵抗表示/ 抵抗差分表示、表示色のカスタマイズ
  • 抵抗分布解析結果を利用して分布ビューワ上で２点間抵抗値検証及び電流メインパスの確認（検証）

■パワーMOS過渡解析

  • 任意の時刻の過渡的な電圧、電流密度、電力密度及びその分布
  • 部分的な動作遅延、アンバランス動作、不正な動作レベルや変動を観測可能
  • ポートの電圧/ 電流波形の計算
  • 遅延モデル：計算式、C-V テーブル

■電熱 (Electrothermal) 解析

  • 消費電⼒による発熱計算と温度分布
  • 熱平衡状態に対する静的熱解析

詳細情報はこちら

■関連記事

]]> レイアウト検証 https://www.jedat.co.jp/products/semi_design/layout_verification/ Thu, 28 Oct 2021 07:27:22 +0000 https://iakas.net/wp/?page_id=429 レイアウト検証
Sx-Mesiter　ロゴ

設計制約レイアウト検証

SX-Meister DC-C

レイアウトの早い段階でミスを削減して設計品質の向上を実現
設計制約の違反を未然に防ぐことにより、手戻りを削減し、設計期間を大幅に短縮

  • DRC、LVS、LPEでは⼗分に検証できないインスタンスやネットごとに異なる設計制約を用いた検証を、レイアウト初期段階から実施可能
  • 回路図ベースの制約設定の容易化
  • ＧＵＩを用いて制約ルールを容易に作成・編集
  • エラー箇所を検証するために必要な情報表示
  • グラフィックカラーガイダンス表示

詳細情報はこちら

Sx-Mesiter　ロゴ

パワーデバイスレイアウト自動生成ツール

SX-Meister Siemens EDA Calibre I/F

Ismo-AdvancedからCalibre実行、RVEによるデバッグ

  • SX-Meisterのカスタム自動設計フローの中にCalibreによる検証工程をシームレスに組み込むことで、検証時間の短縮が可能
  • 設計中に直接Calibreを起動してレイアウト検証
  • 検証結果の表示やデバッグも直接行うことが可能

■関連記事

]]> レイアウト設計 https://www.jedat.co.jp/products/semi_design/semi_layout_design/ Thu, 28 Oct 2021 16:19:25 +0000 https://iakas.net/wp/?page_id=421 レイアウト設計

匠の技の再利用と、設計者と自動ツールを協調させたレイアウト設計の自動化により、高品質と設計期間短縮の両立を実現するカスタムレイアウト設計プラットフォーム

■特長

  • 豊富な設計手法による⾃由度と拡張性の高い設計環境を実現
  • 大規模データに対応（Stream 100Gbyte規模、1000万ネット規模）
  • ポリゴン編集とネットドリブン編集の融合
    – 自動電位認識とネット追跡によってルールドリブン編集も可能
  • テンプレートベース制約ドリブンレイアウト
    – Pairグループレイアウト生成などテンプレートを用いて設計品質を向上
  • 設計対象に特化した豊富なオプションツール群による設計期間を短縮
  • 分析・学習機能
    – 匠の設計者の作業手順を踏襲し、最適な手順で設計期間を短縮
Sx-Mesiter　ロゴ

レイアウト設計システム

SX-Meister Ismo-Advanced

豊富な設計手法による自由度と拡張性の高い設計環境を実現
大規模データに対応（Stream100Gbyte規模、1000万ネット規模以上）
設計対象に特化した豊富なオプションツール群によるTAT短縮

ポリゴン編集とネットドリブン編集の融合

  • ポリゴン図形の自動電位認識とネット追跡によってルールドリブンが編集可能
  • 配線のPushAside機能、自動ループ除去機能
  • 配線入力時の自動ネット構築機能

制約ドリブン編集

  • 回路制約を保持したレイアウト編集機能

高い操作性

  • 多国語対応メニュー（日本語モード、英語モード）
  • Windowsライクな操作性

詳細情報はこちら

Sx-Mesiter　ロゴ

パワーデバイスレイアウト自動生成ツール

SX-Meister PowerGenerator

パワーデバイス（IGBT/RC-IGBT/SiC)チップレイアウトの自動生成を実現
複雑なルール・設定を必要とせず、簡易なフロアプラン情報からパワーデバイスのレイアウトを生成

  • CSVで記述の設計仕様及びテンプレートからレイアウトを自動生成（配置・配線)
  • チップサイズとテンプレートからデバイスサイズを算出。メインセル(デバイス基本セル)をアレイ配置
  • チップ外周部へのセル自動配置
  • メインセル境界部専用セル自動配置
  • レイアウト生成後のメインセル配置領域修正及び再配置に対応

詳細情報はこちら

■関連記事

]]>