回路設計とレイアウト設計との融合により、TATを大幅短縮 AnalogCreator は、アナログLSI、LCDドライバ、CMOSセンサ等の設計分野をターゲットとした統合設計環境です。アナログ設計では、プロセスのばらつきや寄生パラメータ、性能追及と安定性とのトレードオフなどに対して細かい配慮が必要なため、回路設計からレイアウト設計にいたるまでのほとんどの設計工程がマニュアル中心で行われており、自動化が進んでおりません。 当社 AnalogCreator は、長年の産学連携の研究成果をコアとして、汎用性の高いアナログ自動設計環境を製品化したものです。回路設計、設計制約の自動抽出、自動レイアウト設計、寄生抽出などのツール群により構成された設計環境で、アナログ設計をトータルにサポートしております。各ツール群は、アナログ設計特有の様々な制約情報をシームレスに共有しているため、品質の高いアナログLSIを効率良く設計する事が可能です。
AnalogCreator のコンセプト
AnalogCreator の製品構成
	AnalogCreatorは、以下のツールから構成されます
	「強力な回路デバック機能を有した回路エントリー」 Asca 回路設計を行う基本システムであり、回路エントリ、各種回路シミュレータとのインターフェイス、波形解析ビューワ、シグナルナビゲーション等の強力な機能が装備された統合設計環境です。
	「シミュレーションインターフェイス」 SimFaceA 回路シミュレータの解析条件設定、実行等の制御を行うシミュレーションコントローラです。各種商用シミュレータとのインターフェイスが可能です。
	「Spice シミュレータ」 MSIM 商用ディファクトシミュレータコンパチの高精度特性値解析向けSpiceシミュレータです。 （Legend社製）
	「波形解析ビューワー」 SpiceChart シミュレーション結果の解析ビューワーです。回路図とのクロスプローブ機能などにより、強力なデバッグ環境を提供します。
	「アナログブロック自動プロトタイピング」 Mosla アナログLSI向けのレイアウトプロトタイピングツールです。ワンボタ ンで回路情報から自動的に配置の制約条件を抽出して、自動的に素子の生成を行いながらレイアウトのフロアプランを生成します。
	「制約自動抽出」 Coulom 回路図上の回路トポロジー情報から、回路の対称部分やグループ依存性の強い素子群やペア、カレントミラー等のレイアウト設計を行う上での各種制約情報を自動抽出します。この抽出条件はカスタマイズ可能ですので、個々の設計ターゲットにあった環境の構築を柔軟に行うことが可能です。
	「回路・ネットリスト階層再構築」 Hbuilder 回路のネット階層から最適なレイアウト用のネット階層に会話形式で変換するツールです。変換前後のネット情報相互の関連付け（クロスプローブ等）を行うことができるため、ネッドリブン・制約ドリブン レイアウトには不可欠なツールです。
	「制約管理機構」 CVM 設計制約情報のGUIベースの管理マネージャーです。各レイアウトツール群は、CVMの設計制約に従って動作します。
	「AnalogCreatorコックピット」 Bricks AnalogCreatorの各自動ツールのコントロールを一括で行い、一連の設計フローを簡単に構築するためのツールです。
	「新世代高機能レイアウトシステム」 Ismo レイアウト設計を行う基本システムであり、大規模、高集積、高性能半導体に対応したレイアウト統合設計環境です。設計対象によりポリゴン、ルールドリブン、ネットドリブン、コンストレインツドリブンの設計モードが準備されており、また高速、高機能で操作性に優れたマニュアル設計環境のもとに自動配置、自動配線、検証等の様々な機能が統合されています。
	「フロアプラン生成」 Proton レイアウトのフロアプラニング環境で、操作性に優れたメッシュ上へのシンボリックな割当配置により、アナログ特有の制約を考慮した各種フロアプランの比較検討を、設計の初期段階で効率良く行うことができます。
	「デバイス／セル生成」 Laplace デバイス／セルレイアウトの自動生成環境で、アナログ特有の大きなWを持つMOSFETや抵抗、容量といったペア性の高いモジュールの配置、配線をテンプレートにより柔軟に制御することができます。専用のGUIのもとでの、シンボリックな素子配置とメッシュ形式の配線からなりますので、異なったパラメータを持った複数デバイス/セルの一括生成や、設計の再利用等が可能です。
	「会話型高速素子自動配置」 Amper MOSFET、BJT、抵抗、容量等を離反制約、シンメトリ指定、グループ指定等の様々な制約条件に従って高速に配置いたします。配置と配線を抽象表現することで、素子間の配線長と配線領域を含んだ配置の正確な評価を行いますので、高品質な配置結果を得ることができます。
	「カスタムデザイン用セル自動配置」 Rexcell アナログミクスドシグナルIC(AMS-IC)向けの自動配置ツールです。大規模デジタルLSI向けの製品に比べると、購入し易い価格設定を行っています。
	「高密度自動配線」 Rexsir シェープベース手法の採用によりMOS/Bipolarデバイス間、ブロック間の配線をマニュアル設計と同等の高品質、高密度で行います。他のツールと同様に、Ismoからインタラクティブに実行できますので、マニュアルレイアウト設計と組合せて使用することで最適なレイアウトをより短いTATで完成します。
	「レイアウトコンパクション」 Grana レイアウト最適化環境で、シンメトリ、ペア等の配置、配線の制約を保持したコンパクションを行います。レイアウト全体だけではなく、部分的なコンパクションも可能ですので、設計者の意図通りのコンパクション結果を得ることができます。
	「インタラクティブLVS（Layout .vs. Schematic）」 iLVS
	「インタラクティブパラメータ抽出」 iLPE iLPEは、インタラクティブな寄生抽出ツールであり、エリア配線、45度配線にも対応しています。レイアウト－回路照合ツールであるiLVSと組合せて使用することでポリゴンデータの処理も可能です。インタラクティブに確認可能であり、またバックアノテーションパスにより実配線結果に基づいたシミュレーション等が可能です。