■ STARCがミックスシグナル設計フローSTARCAD-AMSにジーダットのAmperを認証
2011.01.24 
報道機関各位
2011年1月24日
株式会社ジーダット
STARCがミックスシグナル設計フローSTARCAD-AMSに
ジーダットのAmperを認証
 
   株式会社ジーダット(本社:東京都中央区、社長:石橋眞一、以下「ジーダット」)は、半導体理工学研究センター(本社:神奈川県横浜市、社長:下東勝博、以下「STARC」)が提唱する次世代Mixed Signal設計フローSTARCAD-AMSにおいて、ジーダットのカスタムLSI向け自動素子配置ツールAmperが認証されたことを発表しました。
   Amperは、高精度かつ高速なアナログブロックの面積見積り要求において、STARC が設定した評価基準である、制約遵守、実行までの操作時間5分以内、自動配置時間5分以内、高精度配置結果、マニュアル修正を含めたTotal配置時間の5つを、複数のEDAツールの中で唯一クリアしました。

   Amperは、回路に登録された配置制約(シンメトリ、ペア、アライン)を遵守し、配線領域を考慮に入れた高精度な素子配置を高速に行うことにより、アナログブロックの面積見積りを高精度かつ高速に行います。またこの高度な能力により、設計者の意図した精度の高いフロアプラン結果を極めて短時間で得ることができます。Amper は面積見積り及びフロアプランの作業時間を大幅に効率アップするばかりでなく、作業の手戻りを激減させ、アナログ設計期間を大幅に短縮します。Amperはジーダットの設計プラットフォームα-SX上で稼動するほか、Cadence社の設計プラットフォームIC6.1.4(OA)にプラグインして使用することができます。

   「我々の評価では、かなり高い要求目標をあげましたが、ジーダットのAmperはこの要求を唯一クリアし、完全自動化の難しいアナログ設計において、十分に実用的なツールだと思います。Amperを利用することで高精度な面積見積り結果を高速に得ることができるので、回路設計・仕様の見直しやサイズとのトレードオフの検討を早い段階で行うことができ、ビジネス上大変有利になるだけでなく、重大な手戻りを防止することが出来ます。また、高精度なフロアプランを高速に行うことが出来るので、レイアウト設計からの後戻り回数を削減し、かつ品質の高い設計が行えるようになります。これにより、ポストレイアウト全体検証までの期間を大幅に短縮することが可能になりました」と、STARC開発第2部Mixed Signal開発室長の坪井邦彦氏は語っています。

   アナログ/ミックスシグナルを含むカスタムLSI設計は、SoCデザインにおける設計期間短縮のクリティカルパスになっており、設計効率化が従来に増して最も大きな課題となっています。ジーダットの目標は設計期間を1/10に短縮することであり、Amper を始めとする様々な自動設計ツールの機能強化を継続するとともにカスタムLSIにフォーカスした市場に新たなソリューションを提供してまいります。

 
    Amper について
  - 豊富な制約条件設定と自動素子配置機能でレイアウト設計のTATを大幅短縮 -

   Amperは、会話型高品質高速素子自動配置ツールです。レイアウトデータを抽象表現処理することで配置時の配線領域の見積もりが可能なため、配置、配線を考慮した最適化を実現します。
   MOS、BJT、抵抗、容量など素子全般を配置します。また、ブロックやグループ化した素子群単位での配置も可能で、アナログ回路、ディジタル回路を問わず広い分野に適用可能です。豊富で強力な制約条件はエディタ上から自動抽出可能で必要に応じてインタラクティブに修正できます。また、マニュアル配置と自動配置(部分配置機能)を相互に行うことで、詳細特性を考慮した高品質な配置を短時間で実現することができます。

 
   特長
 
  • 高品質・高速自動配置
    • DCパスを考慮した配置品質
    • デバイス分割数などの自動調整による最適サイズ自動決定
    • ウェル電位自動認識で面積最適化
    • 配線領域考慮
  • レイアウト抽象表現による高速処理
  • 概略配線による配線領域を考慮した配置
  • 配置素子の自動ミラー、ローテーション
  • MOSトランジスタの自動パッキング
  • 部分配置
  • レイアウトエディタ上からインタラクティブ実行
  • グループ配置
  • 制約条件の自動抽出
  • 豊富な制約条件設定
  • 素子形状の変更による自動実行
  • 概略配置指定指定
  • CMOS, BiCMOSプロセスに対応
   【Amper 実行結果例】
        
 
   半導体理工学研究センター(STARC)について
     株式会社半導体理工学研究センター(STARC)は、半導体設計技術力の強化を目的とし、日本の主要半導体メーカーの出資で、1995年12月に設立されました。STARCは、国内大学の半導体関連研究基盤を拡大するための「大学との共同研究」、半導体設計技術者育成のための「SoC 設計技術者教育」を産学連携で実施し、半導体の微細化に伴う設計の困難さを解決する「設計基盤技術開発」をクライアント企業と共同で実施してきました。これらの活動成果は、クライアント企業へ移転しその事業に寄与している他、技術標準として公開、あるいはパートナー企業へライセンス供与して製品化し、半導体業界で広く役立てていただいています。
 
   株式会社ジーダット(Jedat Inc.)概要
 
所在地 東京都中央区日本橋人形町2-26-5
設立 2004年2月2日
資本金 760,007,110 円
代表者 代表取締役社長 石橋眞一
事業内容 半導体やFPD 向けのCAD ソフトウェア(EDA)の研究、開発、
販売およびコンサルテーション
URL http://www.jedat.co.jp
 
   本件に関するお問い合わせ先
 
【報道機関】
株式会社ジーダット  経営企画部  田中憲一
TEL:03-5847-0312
以上
*リリース文のPDF版はこちら