■ JEDAT社およびパートナー企業の DAC2013 出展情報について
2013.05.14 
 
JEDAT社およびパートナー企業の DAC2013 出展情報について
Dac2013 ロゴ
 
来る2013年6月3日から5日まで、米国オースチンにて開催されます「50th DAC(Design Automation Conference)」において、当社および、パートナー各社は、下記の通り展示・デモを行います。

DACにお越しの際は、是非各社ブースにお立ち寄りくださいますようお願い申し上げます。
デモのご予約は下記メールにて受け付けておりますので、お手数ですが事前連絡をお願いいたします。
 
 Jeadt Inc.   Booth:#2427
新たなアナログ設計での新規設計ツールや、マスク解析ツールを展示します。
Anchor/TXA (Transistor matriX Architecture)
     
  • 先端プロセスでのLDE効果やばらつきを予測可能にしたマトリックス形式のレイアウトを自動生成
  • 回路・レイアウトの間の手戻りを削減
  • フロアプラン・電源・配置・配線を自動で高速生成
Anchor/RVT (Re-actiVation Technology):
     
  • 既存データを再利用した、回路・レイアウトの自動生成
  • 回路パラメータ最適化を解空間の削減により高速化し、また波形判定の定義を簡単にすることでツール利用を容易に
Anchor/SIM (spice SIMulator)
     
  • メジャー・ツールと同精度で、より高速に実行
  • ご使用中の設計環境にそのままプラグイン可能
Anchor/WAV (WAVeform analyzer):
     
  • 大規模なGBクラスの波形ファイルでも高速に処理可能
  • 豊富な波形解析機能と、使いやすいGUIによる解析作業の効率化
HOTSCOPE
     
  • Teraバイトクラスの大規模マスクデータの高速解析が可能
  • Fuzzy マッチング機能による、チップ全体での高速パターン検索
  • Net Trace機能により、GDS/OASISデータでの同電位解析や、回路生成によるデバック効率化
SmartMRC
     
  • 世界標準のマスクルールチェッカー
  • 大規模なフォトマスクデータを、特有のルール含めて、高速にチェック
デモのご予約はからお願いいたします。
 
 Silicon Frontline Technology   Booth:#2133
最新のテクノロジの展示・デモを行います。
また、iPad miniの抽選を毎日行います。
パワーデバイス解析
     
  • 従来のオン抵抗やゲート遅延解析に加え、新たに熱解析についてご紹介
  • 設計データの効率性と信頼性の向上に貢献
ESD 解析
     
  • JEDEC 半導体技術協会の規格に基づいた、フルチップESDの解析を実現
  • ESD デバイスについての解析も可能
IR Drop、 エレクトロマイグレーション
     
  • IR Dropやエレクトロマイグレーションの危険性をチェック
  • レイアウトデータのみによる早期段階からのチェックを実現
寄生抽出
     
  • 高精度を保証したフルチップ抽出手法をご紹介
  • 要求される精度に応じた解析手法を提供
デモのご予約はからお願いいたします。
 
 EDXACT SA   Booth:#814
ネットリスト縮退ツールであるJivaroに加えて、新たに次の2つの製品をご紹介します。
Belledonne
     
  • 異なる抽出ツールや、異なるバージョン間の寄生ネットリストをネット単位などで容易に比較可能
Viso
     
  • パワーMOS設計でのオン抵抗やマイグレーションでの新たな適用の提案
  • 3Dビューアによる問題個所の特定が容易に可能
デモのご予約はからお願いいたします。
 FishTail Design Automation, Inc.   Booth:#2325
フォーマル検証や、設計や制約の障害の障害解析などの機能を紹介します。これらは、サインオフフローや他のツールで発見することは困難です。
さらに、STARCで認証された、P&RやSTAでのモードマージングについて紹介します。
また、iPadの抽選を毎日行います。
デモのご予約はからお願いいたします。
 

 
皆様のご来場をお待ち申し上げております。
お問い合わせ、ご予約はまでお願いいたします。