copyright
■DAC2004出展情報
 

米国DAC2004スイートのご案内
 拝啓 貴社益々御清栄の事とお慶び申し上げます。
さて、6月6日より米国サンディエゴにてDAC2004が開催されます。 弊社では、取り扱っております製品の最新情報および今後の計画につきまして、DACの各パートナ会社スイートにて御紹介するべく準備しております。ご多忙中とは存じますが、DACにお越しの際は、何卒弊社のパートナ会社のスイートにお立ち寄下さいますようお願い申し上げます。

なお、DAC開催中は混雑が予想されますので、お立ち寄りになられる際は、お手数ですが下記の予約ホームよりご予約下さいますようお願い申し上げます。
敬具

株式会社ジーダット
EDA営業部

■ パートナ会社 (クリックでジャンプ)
A. Orora Design Technologies, Inc.
B. Legend Design Technology, Inc.
C. Apex Design Systems, Inc.
D. Ubitech, Inc.
E. E-Z-CAD, Inc.
F. Pulsic Ltd.

■ 各スイートのご紹介

A.Orora Design Technologise, Inc. Booth:4642

Orora社は、アナログ/RF設計オートメーションのための革新的なツールArdre/Arana/Arsynを紹介します。

出展製品
Ardre/Arana/Arsynは、米国国防総省研究プロジェクト、および、先端アナログ設計グループとのパートーナーシップにより培われた技術を元に開発されました。
これらツールは設計、寄生、プロセスのパラメータがどのように回路特性に影響するかをリアルタイムに設計者に提示することで、創造的、生産的にアナログ回路設計に寄与します。

特長:
 ・回路図、ネットリストからの自動伝達関数の生成
 ・回路特性のリアルタイムなwhat-if解析
 ・回路図、ネットリストからのシステムレベル検証のための動作モデルの生成
 ・高速な設計空間探索と設計仕様の到達可能性検討

B.Legend Design Technology, Inc. Booth:3842

Legend社は、1997年よりSRAM-IP向け特性値解析環境を順次整備してまいりました。
本年は、LPE処理時間短縮手法、高速回路シミュレータ、プロセス開発向け特性値解析環境などご紹介します。

出展製品
1) CharFlo-Memory!
SRAM-IPの特性値解析を行い、モデルライブラリを生成します。日本国内でも多くの実績を持つツールセットです。クリティカルパス切り出しを行うSpiceCutの機能拡張による、寄生RC抽出、LPE時間を激減させるActive-Net手法について、TSMCなどでの事例を紹介します。
2) CharFlo-Memory!-TD
プロセス最適化、検証、統計的特性解析を行うプロセス開発部門向け特性値解析環境をご紹介します。
3) MSIM
行列反転法を用いた高精度Spiceシミュレータです。メモリIP、スタンダードセルの特性値解析用に最適化され、高精度な結果を短時間で得られます。Magama社など多くのツールベンダにも採用された実績を持ちます。
4) Turbo-MSIM
超高速回路シミュレータです。LPE後のネットリスト、階層化ネットリストなど大規模なネットリストをシミュレーションします。精度、処理速度のトレードオフにより、目的に応じたシミュレーションが行えます。

C.Apex Design Systems, Inc. Booth:1221

Apex Design Systems社は、次世代のSoCシステム設計技術をベースにチップサイズの低減を目的としたレイアウトの最適化ツールを提供致します。
さらに自社開発ツール群に加え、ジーダット社のHOTSCOPEを展示致します。

出展製品
1) Compex
Compex(コンペックス)は、フレキシブル・ダイの発想を取り入れ、配置配線の終了したレイアウトデータを見直し無駄なスペースを取り除くツールです。チップ全体のサイズを小さくすることも可能となります。また設計過程でこのツールを適応することにより、配線長が短くなりタイミング収束性が向上し、TATが改善されたという報告もあります。
2) HOTSCOPE
大日本印刷社が開発した高速なデータブラウザです。GDSデータに加え、MEBES,JEOL,HL,VSBのマスクデータを直接・高速にオープン/表示します。重ね合わせ表示、面積計算などの他、マスク検証のための実践的な機能を豊富に備えています。

D.UbiTech, Inc. Booth:3539

UbiTech社は、CMPに関係したイールド向上のためにソフトウエア・ソリューションを提供します。具体的には、CMPプロセスの特性抽出、CMPシミュレータ、ダミー効果の電気モデリング、そしてダミー挿入の各アプリケーションがあります。

出展製品
1) ChampiIDF
ChampiIDFは、モデルベースの自動ダミー挿入ツールです。クリティカルネットを認識し、この周辺にはダミーを配置しないことによりダミーによる遅延の増加を抑えます。これ以外にも最適な平坦化を実現するために、各種機能を提供します。
2) ChampiGeo
ダミー挿入による寄生容量の増加をモデル化する手法を開発しました。このツールを使うことで、ユーザは既存の抽出ツールでもダミーを考慮した容量抽出が可能になります。

E.E-Z-CAD, Inc. Booth:4737

E-Z-CAD社は、”デザイン・フォー・イールド”を標榜し、LSIのイールドを向上させるため、従来手法に比べ高速なイールド解析、またその解析結果を基にしたレイアウト最適化までのソリューションを提供いたします。

出展製品
1) Yield-Analyzer
Yield-Analyzerは、レイアウトデータのイールド解析を行うツールです。従来のツールがモンテカルロ法あるいはDRCエンジンで処理したのに比べ、数式ベースで処理するため、精度を保ったまま非常に高速な処理が可能です。 クリティカル・エリア、シングルビア数、イールド値などをレポートします。
2) Yield-Optimizer
Yield-Optimizerは、解析したデフェクト情報を元にレイアウトデータを最適化するツールです。配線間隔・配線幅の拡張、ダブルビア化などの手法により、クリティカルエリアを低減させ、イールド値の向上を図ります。イールド解析情報を元にするので不要な最適化を行わない特長があります。

F.Pulsic Ltd. Booth:3543

Pulsic社は、シェープベーステクノロジを核とした、最新のLSIレイアウト設計環境をご提供する独立系プロバイダです。最近、米国の某大手半導体ベンダに大量導入されました。

出展製品
1) Lyric Phisical Design Framework
7月にリリース予定のLyric Phisical Design Framework Ver4.2を出展します。今回のリリースでは、Datapath、DRAM/SRAM、Analog/RFのような特殊レイアウト分野だけでなく、レイアウト設計フローの縦方向の分野にも機能を拡張しました。これにより、Lyric単一の環境で詳細フロアプランから自動/対話配置、自動/対話配線までをカバーできるようになりました。
今回拡張した主な新機能は下記の通りです。
  ・自動詳細配置エンジンを用いた詳細フロアプランニング機能
  ・ビアストラップ付きの電源リング/メッシュ生成機能
  ・電流密度ルール、配線密度均一化、スロッティング、シンメトリ/ミラー配線等



■お問い合わせ
 ご不明な点がございましたら、当社担当営業までお問い合わせ下さい。
 
EDA営業部
  Tel:03-5847-0313
  Fax:03-5847-0315
  E-Mail:edainfo@jedat.co.jp