株式会社ジーダット

イベント情報
×Close
2019/10/01
イベント
「EDA Partner Seminar 2019」を開催いたします
お客様各位
2019年10月1日
株式会社ジーダット

世界の最先端EDA/IPベンダが一堂に集結!
課題解決と設計品質・効率の大幅向上に関する集中セミナー

「EDA Partner Seminar 2019」
~ SoC/IP/Memory/Analog/Sensor/PCB/Package開発者向け ~


拝啓 時下益々ご清祥のこととお慶び申し上げます。平素は格別のご高配を賜り、厚く御礼申し上げます。

さて昨年に引き続き、ジーダットのEDAパートナー各社を集めた「EDA Partner Seminar 2019」を開催させていただく運びとなりました。今年はさらに多くのベンダーを集め11社での実施となります。今年はセミナーと並行した展示会形式とし、個別のデモ・打ち合わせにはスイートを準備しております。より詳細なお打ち合わせが可能ですのでご利用ください。
各社の最新技術を集中して御覧いただけるこの機会に、是非ご参加くださいますようお願い申し上げます。




開催日

2019年11月8日(金)

開催時間

受付           10:00~
展示会          10:00~17:00
スイートデモ(予約制)  10:00~17:00
セミナー         12:30~16:50
懇親会          17:00~18:30

場所

HSB鐵砲洲(東京都中央区湊1-1-12)
http://www.jedat.co.jp/profile/access.html/

1F カンファレンスルーム(セミナー)
3F JEDAT会議室(展示会・スイートデモ)

※午前中から展示会、スイートデモへお越しのお客様は、
 ビル1F受付のタッチパネルから「株式会社ジーダット」→「営業本部」をお呼び出しください
※午後のセミナーからお越しのお客様は、
 ビル1Fカンファレンスルーム前のセミナー受付にお越しください

お申込みのご案内

  • お申込みは下記リンク先の「お申し込みフォーム」よりご登録ください。
    https://www.jedat.co.jp/seminar/entryform.html
  • 定員になり次第締め切らせていただきますのでお早めにご登録ください。
  • 定員を超えた場合は弊社よりご連絡させていただきます。
  • 同業他社およびその代理店、他業界、個人の方のお申し込みはご参加をお断りする場合がございますのでご了承ください。

タイムテーブル

タイムテーブル

セミナー概要

題名・内容 講師
A1 次世代高速ECOソリューション:Tweakerについて

Dorado社は、ECOサイクルをさらに低減するため、次世代高速ECOソリューション:Tweakerを紹介します。
回路・レイアウト・タイミング・パワー・信頼性そしてクロックなど、IC設計の全ての問題は相互に関係しています。すべてを考慮しなければならず、先端設計での開発は手間のかかる作業となりました。
上記課題を個別に処理するのではなく、設計品質を考慮し、デバッグ段階でECOストラテジを検討することは、大規模なIC設計でとても重要なことです。今回Dorado社は、次世代の高速ECOソリューションを紹介します。このツールを使うことで、実際のECOを実施する前に、一番危険な課題を特定することができます。
Joe Lin
Sr. AE Director
Dorado Design Automation, Inc.
A2 FishTailのSDCチャレンジ

IPやSoCの実装でキーとなるSDC問題について FishTail社が、どう対応するかをご紹介します。例えば、クロック、フォルスパス・マルチサイクルパスの検証、IPをSoCに組込む上での課題、またIPのSDCと、SoCレベルでのサインオフSDCとの等価性の保証などです。
Ajay Daga
CEO
FishTail Design Automation, Inc.
A3 ParagonX: 新しいレイアウト寄生容量解析とデバッグ手法

レイアウトデータにおける寄生容量は、遅延・ノイズ・IRドロップやEM違反などの原因となります。しかし、寄生要素は莫大であり、根本的な原因特定は簡単ではありません。高精度・ハイスピードなデザイン、先端プロセスのデザインでは、解析・デバッグは時間のかかる作業となっています。
Diakopto社は新しいツール:ParagonXを提案します。自動的にボトルネックや弱点などを特定することで、解析・デバッグ時間を大幅に低減できます。結果はレポート表示されるほか、レイアウトデータにカラー表示されます。 350nmから5nmまでのプロセスに対応し、既に20社以上で使われています。
Maxim Ershov
co-founder, CEO and CTO
Diakopto Inc.
A4 180nmから5nmレンジのPLLとSerDes IPを強力な設計力とサポートで

2006年に2人の創業者で始まったSilicon Creations社も、現在は2つの設計センターと70人以上の規模となりました。全世界で225社もの顧客を持つようになったSilicon Creations社の強みは、先端プロセスにも対応した低ジッターのPLLと低消費電力SerDesを提供できるアナログ設計力とサポート力です。
本講演では、ネットワーク市場・自動車市場などでも使われている、FinFET構造などの最先端プロセスに対応した製品、ユニークなHands-onアプローチについてもご説明します。
Rick Ader
VP of Sales
Silicon Creations, LLC
A5 Fractal社の今と今後

クロスファイヤは設計データと全てのライブラリの一貫性をチェックします。そして、セルライブラリ、IOライブラリ、デジタル・ミックスシグナル・汎用ブロック・メモリなどのIPブロックの品質を向上させます。クロスファイヤは、IC設計プロジェクトの遅延の原因となり、ライブラリやIPブロックのミスマッチやモデルエラーを検出します。
IPデルタは、2つのIPのヴァージョンの違いを解析します。ファイルやDB内の順番に関係なく、それぞれのDB、モデル、フォーマットの内容を比較し、見つかった違いを分類します。
Daniel Blakely
Technical Director
Fractal Technologies Inc.
A6 SD Express- The future of SD Cards

組込みストレージは新しいプロトコルに移行しつつあります。これにより、UFS、PCIe、NVMeなどの新技術が生まれました。これらの革新的な技術トレンドは、より高速なランダム・シーケンシャルメモリに対応するリムーバブルメモリインターフェイスが必要となっています。
主なOSでは、SDメモリカードは組込みメモリ、あるいは拡張システムメモリのように使え、アプリを保存・実行することができます。カードからアンドロイドアプリを実行するには、高いランダムアクセス性能とシーケンシャルアクセス性能が求められます。
Nitin Kishore
Founder & CEO
Truechip Solutions Pvt. Ltd.
B1 SymplifyDAが提案する新時代ルータについて

SimplifyDA社の自動配線技術はPCB、LSIパッケージ及びFPD設計に対し、手配線品質の自動配線を高速に実現します。
手配線に匹敵する高配線率のほか、手間のかかる高速回路の等長配線や、差動ペア配線も自動で対応。特に配線量の多いテスト基板に大きな配線時間の短縮を実現しています。 また、自動配線を生かした構想設計、協調設計の手法も提案。お客様の設計効率を大幅に改善することを目指し、今までにない自動配線技術をご紹介します。
Zen Liao
CEO
Simplify Design Automation, Inc.
B2 電子機器メーカーとASICベンダーの協調のための物理プランナー

EMC・熱・応力などの困難な問題に対処するために電子機器メーカーとASICベンダーは製品構想段階から協調することが必要な時代になりました。そのためにはCAD設計よりずっと前の段階にICパッケージやボードの物理レイアウトについて情報交換するためのプランニングツールが必要です。この環境の変化と現在利用できるツールについて解説いたします。
株式会社ジェム・デザイン・テクノロジーズ
代表取締役
村田 洋
B3 ProPlus のモデリングソリューションのご紹介

ProPlus Design Solutionsが提供する、以下のモデリングソリューションをご紹介します。
・先端半導体デバイスの業界随一のSPICEモデリングプラットフォーム BSIMProPlusTM
・回路設計・CAD・プロセス開発を結びつける革新的デザインプラットフォーム ME-ProTM
・フリッカー雑音測定システムの業界デファクトスタンダードである9812D/Bを発展させ、フリッカー雑音やRandom Telegraph 雑音 (RTN/RTS)においてこれまでにない測定時間の短縮・分解能・多様な測定モードを実現する 9812DX。
Carol Lin
Technical Director
ProPlus Design Solutions, Inc.
B4 XMODEL: SystemVerilog上でアナログ回路を検証する最善の方法

Scientific Analog社のXMODELは、アナログ回路をSystemVerilog上で簡単にモデリングし、高速かつ正確にシミュレーションすることができるツールです。特に、UVMのようなSystemVerilogベースのデジタル検証環境上で、アナログ回路も含めて検証を行う必要がある場合に理想的です。他の製品群であるGLISTERとMODELZENを用いることで、アナログ回路のSystemVerilogモデルを回路図上で簡単に作成したり、回路から自動生成したりすることができ、そのモデルは、競合ソリューションであるReal-Number Modelに比べて10~100倍以上高速に動作します。本セミナーでは、XMODEL, GLISTER, MODELZENの全般的な機能や長所などをご紹介します。
Jaeha Kim
CEO and Founder
Scientific Analog, Inc.

参加ベンダ

ANCLロゴ株式会社アンクル
HPC環境統合運用ミドルウェアShareTask
https://www.anclab.com/
ジェムデザインロゴ株式会社ジェム・デザイン・テクノロジーズ
電子機器・半導体開発向け構想プランナー
https://gemdt.com/
DiakoptoロゴDiakopto Inc.
Extraction結果を解析、レイアウトデータ上にビジュアライズ
https://diakopto.com/
DoradoロゴDorado Design Automation, Inc.
最先端プロセス対応Timing/Metal/Power ECO
http://www.dorado-da.com/
FishTailロゴFishTail Design Automation, Inc.
SDC検証・生成・管理ツール
https://fishtail-da.com/
FractalロゴFractal Technologies Inc.
IP Libraryの一貫性検証ツール
https://www.fract-tech.com/
ProPlusロゴProPlus Design Solutions, Inc.
モデリングツール/環境
http://www.proplussolutions.com/
ScientificAロゴScientific Analog, Inc.
アナログ回路を高精度モデルSystemVerilog化・検証
https://www.scianalog.com/
TruechipロゴSilicon Creations, LLC
最先端プロセスIP: SerDes / PLL
https://www.siliconcr.com/
SimplifyロゴSimplify Design Automation, Inc
高配線率トポロジベース自動配線
http://simplifyda.com/
TruechipロゴTruechip Solutions Pvt. Ltd.
ベリフィケーションIPツールセット
https://www.truechip.net/
 

お問い合わせ

セミナー事務局
東京都中央区湊1-1-12 HSB鐵砲洲
phone: 03-6262-8401
E-mail: こちらをクリック

以上
2019年10月1日 第1報
2019年10月23日 「セミナー概要」を追加しました